Implementación de un circuito custom DSP en FPGAs para cálculo del determinante 3x3, y matriz inversa de matrices ortogonales 3x3 - Implementation of an orthogonal custom DSP FPGA circuit for calculating the determinant 3x3 and 3x3 matrix inverse

Authors

  • Francisco Plascencia Jáuregui Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.
  • J. J. Raygoza Panduro Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.
  • Susana Ortega C. Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.
  • Edwin Becerra Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.

DOI:

https://doi.org/10.32870/recibe.v4i2.38

Keywords:

Determinante, FPGA, Matriz inversa

Abstract

En este artículo se presenta el diseño e implementación de un circuito digital a medida para el cálculo de determinantes de orden 3x3 y matriz inversa de matrices ortogonales 3x3. Se analizan los resultados de la implementación de los circuitos en dos plataformas de familias de dispositivos reconfigurables, estas son Artix 7 y Spartan 6 Low-Power, en los que se comparan la ocupación y los tiempos de respuesta. La descripción del circuito se realizó en Lenguaje de Descripción de Hardware (HDL).Abstract: In this paper are presented the design and implementation of a digital circuit suited for the calculous of 3X3 determinants and inverse matrix of orthogonal 3X3 matrixes. The circuits’ implementation results are analyzed in two platforms of the family of reconfigurable devices: Artix 7 and Spartan 6 Low-Power, for which occupation and respond answer were compared. The circuit description was made in hardware description language (HDL).Keywords: Desterminants, FPGA, inverse matrix.

Author Biographies

Francisco Plascencia Jáuregui, Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.

Francisco Javier Plascencia Jauregui. Recibió el grado de Ingeniero en Computación con orientación a Sistemas Digitales de la Universidad de Guadalajara, México en 2012. Actualmente es estudiante de la Maestría en Ciencias en Electrónica y Computación en el Centro Universitario de Ciencias Exactas e Ingenierías de la Universidad de Guadalajara. Su área de investigación es el diseño de circuitos electrónicos.

J. J. Raygoza Panduro, Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.

Juan José Raygoza Panduro. Estudió la licenciatura en Ingeniería en Comunicaciones y Electrónica en la Universidad de Guadalajara, recibió el Grado de Maestro en Ciencias en el Centro de Investigación y Estudios Avanzados del IPN, Zacatenco, México. Sus estudios Doctorado los realizó en Informática y Telecomunicaciones en la Escuela Politécnica Superior de la Universidad Autónoma Universidad de Madrid, España. También trabajó en IBM, Participó en la transferencia tecnológica de la planta de Fabricación de Discos Duros de IBM, en San José California a Planta GDL. Sus áreas de investigación son arquitecturas de microprocesadores, neuroprocesadores, System On Chip y estructuras digitales basadas en FPGAs, así como Sistemas Electrónicos Aplicados a la Biomedicina, Control Digital, y sistemas embebidos. Actualmente es Profesor Investigador del departamento de Electrónica, del CUCEI, Universidad de Guadalajara.

Susana Ortega C., Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.

Susana Ortega Cisneros. Ingeniero en Comunicaciones y Electrónica egresado de la Universidad de Guadalajara, México, su maestría la realizó en el Centro de Investigación y Estudios Avanzados Estudios del IPN, Zacatenco México. Susana Ortega recibió su grado de Doctor en la Escuela Politécnica Superior de la Universidad Autónoma de Madrid, España, en la especialidad de Informática y Telecomunicaciones. Ella se especializa en el diseño digital y basado en FPGAs, y DSPs. Las principales líneas de investigación son Control Digital, Self-Timed, Sistemas Embebidos, Diseño de Microprocesadores, Aceleradores de Cálculo y MEMs. Actualmente es Investigadora del Centro de Investigación y Estudios Avanzados Estudios del IPN Unidad Guadalajara.

Edwin Becerra, Centro Universitario de Ciencias Exactas e Ingenierías, CUCEI, Universidad de Guadalajara, México.

Edwin Christian Becerra Álvarez. Recibió el grado de Ingeniero en Comunicaciones y Electrónica de la Universidad de Guadalajara, México en 2004, el grado de Maestro en Ciencias en Ingeniería Eléctrica con Especialidad en Diseño Electrónico del CINVESTAV, México en 2006, diploma de estudios avanzados o suficiencia investigadora en Microelectrónica de la Universidad de Sevilla, España en 2008 y el grado de Doctor en Microelectrónica de la Universidad de Sevilla, España en 2010. Miembro SNI Candidato y Perfil Deseable PROMEP. Desde 2010 ha estado trabajando en la Universidad de Guadalajara, donde sus líneas de investigación son el diseño de Circuitos Integrados analógicos, de señal mezclada, digitales, radio frecuencia.

References

Almalki, S. (2013). New parallel algorithms for finding determinants of NxN matrices. Computer and Information Technology (WCCIT), 2013 World Congress on. Sousse.

Eberly, W. (2000). On Computing the Determinant and Smith Form of an Integer Matrix. Foundations of Computer Science, 2000. Proceedings. 41st Annual Symposium on. Redondo Beach, CA.

Grossman, S. I. (1996). Álgebra lineal (5a. ed.). México: McGraw-Hill.

Holanda, B. (2011). An FPGA-Based Accelerator to Speed-Up Matrix Multiplication of Floating Point Operations. Parallel and Distributed Processing Workshops and Phd Forum (IPDPSW), 2011 IEEE International Symposium on (págs. 306-309). Shangai: IEEE.

Jovanovic, Z. (2012). FPGA accelerator for floating-point matrix multiplication. Computers & Digital Techniques, IET, 6(4), 249-256.

Lei, X. (2014). Cloud Computing Service: the Case of Large Matrix Determinant Computation. Services Computing, IEEE Transactions on, PP(99), 1-.

Tai, Y.-G. (2012). Accelerating Matrix Operations with Improved Deeply Pipelined Vector Reduction. Parallel and Distributed Systems, IEEE Transactions on, 23(2), 202-210.

Wang, X. (2003). Performance Optimization of an FPGA-Based configurable multiprocessor for matrix operations. Field-Programmable Technology (FPT), 2003. Proceedings. 2003 IEEE International Conference on (págs. 303-306). IEEE.

Xilinx. (19 de Noviembre de 2014). Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics. Obtenido de http://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf

Xilinx. (30 de Enero de 2015). Spartan-6 FPGA Data Sheet: DC and Switching Characteristics. Obtenido de http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf

Yang, H. (2007). FPGA-based Vector Processing for Matrix Operations. Information Technology, 2007. ITNG '07. Fourth International Conference on. Las Vegas, NV.

Published

2017-12-06

How to Cite

Plascencia Jáuregui, F., Raygoza Panduro, J. J., Ortega C., S., & Becerra, E. (2017). Implementación de un circuito custom DSP en FPGAs para cálculo del determinante 3x3, y matriz inversa de matrices ortogonales 3x3 - Implementation of an orthogonal custom DSP FPGA circuit for calculating the determinant 3x3 and 3x3 matrix inverse. ReCIBE, Electronic Journal of Computing, Informatics, Biomedical and Electronics, 4(2), II. https://doi.org/10.32870/recibe.v4i2.38