Reconocimiento de micro partículas de polen con algoritmos de procesamiento de imágenes implementados en dispositivos reconfigurables - Recognition of pollen micro particles with image processing algorithms implemented in reconfigurable devices

Autores/as

  • Juan Manuel Ruiz Varela Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.
  • Susana Ortega Cisneros Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.
  • Adrian Pedroza de la Crúz Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.
  • Juan José Raygoza Panduro Centro de Ciencias Exactas e Ingeniería “CUCEI”, Universidad de Guadalajara, México.
  • Jorge Rivera Domínguez Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.

DOI:

https://doi.org/10.32870/recibe.v5i2.59

Palabras clave:

FPGA, Softcore NIOS II, memorias embebidas, Procesador, procesamiento de imágenes, sistemas embebidos, microscope, SDRAM memory, SRAM memory, VGA port

Resumen

En este artículo se presenta una propuesta de un dispositivo capaz de identificar y enumerar las diversas familias de esporas de polen existentes a partir de una muestra obtenida. Este dispositivo cuenta con la implementación de dos algoritmos, el primero se enfoca al procesamiento de imágenes y el segundo a la extracción de firmas de las imágenes ya procesadas, de ésta forma es posible obtener la identificación y clasificación de cada una de las esporas de polen en la muestra, para así posteriormente hacer el conteo. Este proyecto se lleva a cabo utilizando una videocámara Costar SI-C400N adaptada a un microscopio, la tarjeta de desarrollo DE2i Altera, basada en un dispositivo Cyclone IV FPGA, memorias embebidas y un Softcore NIOS II. Esto será de gran utilidad en el área de la medicina, siendo más objetivos en el área de la alergología e inspección. Para la realización del proyecto se desarrollan las siguientes etapas, la primera está basada en la extracción de la imagen, esto se desarrolla con la ayuda de una videocámara montada en un microscopio con el cuál obtendremos el video de la muestra de esporas de polen a tratar. Se utiliza una videocámara la cual proporciona a su salida una señal analógica, dicha señal es introducida en la tarjeta para desarrollar el procesamiento adecuado. Al adquirir el video, éste es almacenado en la memoria SDRAM, la siguiente etapa se basa principalmente en leer el video almacenado y procesarlo correctamente con la ayuda del Softcore NIOS II, el cual tiene los algoritmos programados con lenguaje de alto nivel para hacer el procesamiento adecuado sobre el video entrante. En la tercera etapa, se guarda el video ya procesado en la memoria SRAM, para finalmente ser mostrado mediante el puerto VGA.Abstract: This paper presents a proposal of a device capable of identifying and listing the various families of existing pollen spores from a sample obtained is presented . This device has the implementation of two algorithms, the first focuses the image processing and the second to the extraction of signatures of images already processed , this way it is possible to obtain the identification and classification of each pollen spores in the sample , so then do the counting. This project is carried out using a camcorder Costar SI- C400N adapted to a microscope, DE2i Altera development board , based on a Cyclone IV FPGA device , embedded memories and Nios II Softcore . This will be useful in the area of medicine , being more goals in the area of allergy and inspection. For the project the following stages are developed , first is based on the extraction of the image, it develops with a camcorder mounties on a microscope what we get the video of sample pollen spores. Using a camcorder which provides an output analog signal, this signal is introduced into the card to develop appropriate processing. By acquiring the video, it is stored in the SDRAM memory , the next stage is mainly based on reading the stored video and process it correctly with the help of Softcore NIOS II , which has programming algorithms with high-level language for processing right on the incoming video. In the third stage, video already processed is stored in the SRAM memory , to finally be shown through the VGA port.Keywords: FPGA, Softcore NIOS II, embedded memories, Processor, image processing, embedded systems, microscopio, memoria SDRAM, memoria SRAM, puerto VGA.

Biografía del autor/a

Juan Manuel Ruiz Varela, Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.

Juan R. Varela recibió el grado de Licenciatura en Ingeniería en Comunicaciones y Electrónica en el Instituto Tecnológico de Oaxaca, Oaxaca, México. Es un estudiante de Maestría en Diseño Electrónico en el Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional Unidad Guadalajara, Jalisco, México. Su área de investigación es la de procesamiento digital de imagen.

Susana Ortega Cisneros, Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.

Susana Ortega Cisneros. Recibió su grado de licenciado en ciencias en Comunicaciones y Electrónica de la Universidad de Guadalajara, México en 1990, el grado de maestría del Centro de Investigación y de Estudios Avanzados del IPN, Zacatenco, México. Susana Ortega recibió su grado de doctor en Ciencias de la Computación y Telecomunicaciones de la Universidad Autónoma de Madrid, España. Se especializa en el diseño digital de arquitecturas basadas en FPGAs, DSPs y microprocesadores. Las principales líneas de investigación en las cuales trabaja son: Control Digital, Sincronización Self-Timed, Sistemas Electrónicos Aplicados a la Biomedicina, Diseño de Microprocesadores Embebidos, electrónica digital y DSPs personalizados en FPGAs.

Adrian Pedroza de la Crúz, Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.

Adrian Pedroza se recibió de la Licenciatura en Ingeniería en Comunicaciones y Electrónica en la Universidad de Guadalajara, Jalisco, México, en el 2008. En el 2010 recibió el grado de Maestro en Ciencias en Ingeniería Electrónica y Computación en la Universidad de Guadalajara. Del 2010 al 2011 trabajó en Intel como Ingeniero de Diseño de Componentes. En 2015 recibió el grado de Doctor en Ciencias en Ingeniería Eléctrica en el Centro de Investigación y Estudios Avanzados del IPN Unidad Guadalajara, Jalisco, México. Hoy en día su investigación se centra en el área de aceleradores con arquitecturas de memorias en paralelo para procesamiento digital de imágenes y verificación de hardware.

Juan José Raygoza Panduro, Centro de Ciencias Exactas e Ingeniería “CUCEI”, Universidad de Guadalajara, México.

Juan José Raygoza recibió el grado de Licenciado en Ingeniería en Comunicaciones y Electrónica en la Universidad de Guadalajara, México en 1989, el grado de Maestro en el Centro de Investigación y de Estudios Avanzados del IPN; Zacatenco, México. Juan José Raygoza recibió el grado de Doctor en Ciencias de la Computación y Telecomunicaciones de la Universidad Autónoma de Madrid, España. De 1996 al 2000, trabajó en IBM, participó en la transferencia tecnológica de la fabricación de cabezales de discos duros, en la planta de manufactura de IBM en San José C.A a Guadalajara, México. Se especializa en el diseño de arquitecturas digitales basadas en FPGAs, Microprocesadores, sistemas embebidos y bioelectrónica. Las principales líneas de investigación en las que trabaja son: Sistemas Electrónicos aplicados a la Biomedicina, Diseño de Microprocesadores, Control Digital, Sistemas Embebidos.

Jorge Rivera Domínguez, Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, México.

Jorge Rivera nació en El Rosario, Sinaloa, México en 1975. Recibió su grado de licenciado en ciencias del Instituto Tecnológico del Mar, Mazatlán, México en 1999, y los grados de maestro en ciencias y doctorado en ingeniería eléctrica del Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional, Guadalajara, México en el 2001 y 2005, respectivamente. Desde 2006, ha estado en la Universidad de Guadalajara, Guadalajara, México, como profesor a tiempo completo en el departamento de ingeniería electrónica. Actualmente es comisionado como profesor CONACyT para el CINVESTAV, IPN, campus Guadalajara. Sus intereses de investigación se enfocan en teoría de reguladores, control de modo deslizante, sistemas de control no lineales en tiempo discreto, y sus aplicaciones a las maquinas eléctricas. Ha publicado más de 40 artículos técnicos en revistas internacionales y conferencias, y ha servido como revisor para diferentes revistas internacionales y conferencias.

Citas

Acharya, Tinku., Ray, A. K. (2005). Image processing: principles and applications. John Wiley & Sons

Cuevas, Eric., Zaldívar, D., Pérez, M. (2010) “Procesamiento Digital De Imágenes Con Matlab Y Simulink” Alfaomega-Ra-Ma.

Gonzalez, Rafael., Woods, R., Eddins, S. (1992) “Digital Image Processing”. Addison-Wesley.

Jorge Osio; Walter Aróztegui; Jose Rapallini; Antonio Adrián Quijano; Jesús Ocampo (2011) “Desarrollo de Algoritmos de Procesamiento de Imágenes Basados en Operadores de Ventana sobre una FPGA.” Primeras Jornadas de Investigación y Transferencia, UNLP.

Morales, G,J. (2012) “Diseño de un sistema de reconocimiento y cuantificación de partículas de polen con dispositivos reconfigurables.” Tesis de Doctorado Universidad de Guadalajara.

Rajbahadur Singh Raghuvanshi , Ashutosh Datar (2013) “Comparison of Gradient Operator based Pseudocolored Enhanced Medical Images.” ; Fourth International Conference on Computing, Communications and Networking Technologies (ICCCNT)

Raman Maini, Himanshu Aggarwal, (2009) “Study and comparison of various image edge detection techniques,” Int. Journal of Image Processing.

Rocha, P,A. (2010) “Diseño de un sistema embebido basado en un microprocesdor de núcleo flexible con dispositivos reconfigurables.” Tesis de Doctorado Universidad de Guadalajara.

Rodriguez, Roberto., Sossa, Juan. (2012) “Procesamiento digital de imágenes” Alfaomega-Ra-Ma.

S. Sowmya, R. Paily. (2011) “FPGA implementation of image enhancement algorithms,” Int. Conf. Communications and Signal processing.

Wenhao He, Kui Yuan. (2008) “An improved Canny edge detector and its realization on FPGA,” World Congress on Intelligent Control and Automation.

Woods, Richard., Eddins, S., Gonzalez, R. (2009). “Digital image processing using Matlab.” Pearson Education.

Xiaoyang Li, Jie Jiang, Qiaoyun Fan (2012) “An Improved Real-time Hardware Architecture for Canny Edge Detection Based FPGA”, Third International Conference on Intelligent Control and Information Processing.

Descargas

Publicado

2017-12-06

Cómo citar

Ruiz Varela, J. M., Ortega Cisneros, S., Pedroza de la Crúz, A., Raygoza Panduro, J. J., & Rivera Domínguez, J. (2017). Reconocimiento de micro partículas de polen con algoritmos de procesamiento de imágenes implementados en dispositivos reconfigurables - Recognition of pollen micro particles with image processing algorithms implemented in reconfigurable devices. ReCIBE, Revista electrónica De Computación, Informática, Biomédica Y Electrónica, 5(2), III. https://doi.org/10.32870/recibe.v5i2.59

Número

Sección

Electrónica